（原标题：HBM 4， 大战打响！）

如若您但愿不错平时碰面，接待标星储藏哦~

AI的火热，除了带动GPU的大富大贵之外，背后的要害存储时期HBM也在当年几年冲上了风口浪尖。最近，SK hynix和三星的事迹和动作表明，HBM在改日锦绣前景。

据路透社报谈，HBM 芯片当今占通用内存市集的 15%，而昨年这一比例为 8%。SK 海力士在 HBM 市集领有最大的市集份额，由于生成式 AI 高涨刺激了对 Nvidia GPU 的需求，该市集的需求猛增。它是占据 AI GPU 市集 80% 份额的 Nvidia 的 HBM3 内存独一供应商，并于 3 月份运转量产最新一代 HBM3E。好意思光和三星等竞争供应商正在开发我方的 HBM 居品，以阻塞 SK 海力士主导市集。

而围绕着HBM，厂商们也都各特殊招。除了针对现存时期进行深耕，并围绕改日的HBM 4，悄然吹响紧迫军号（对于HBM4，不错参考著述）。另外，证明一下，因为笔者没找到好意思光对于HBM时期的更多先容，是以本文中就莫得谈到他在HBM时期的瞻望和共享，但愿寰球补充。

SK海力士坚抓MR-MUF

据SK hynix所说，当今，封装时期已经非常了“将芯片电气一语气，并保护芯片免受外部冲击”的传统作用，而是成为竣事各异化居品质能的要害时期。SK海力士HBM以硅通孔时期（TSV：Through Silicon Via）、批量回流模制底部填充（MR-MUF：Mass Reflow-Molded Underfill）先进封装工艺行为中枢时期，获取了非凡的市集声誉。

其中，TSV时期常见，而在MR-MUF中，批量回流焊（MR）是通过溶化堆叠芯片之间的凸块，让芯片相互一语气的时期。模塑底部填充（MUF）是在堆叠的芯片之间填充保护材料从而栽植持久性和散热后果的时期。使用MR-MUF，则可同期封装多层 DRAM。

具体而言，从时期时髦程看，在 DRAM 下方，有一语气芯片的铅基“凸块”。MR 时期触及加热并同期熔化总计这些凸块以进行焊合。一语气完总计 DRAM 后，接下来会进行称为 MUF 的流程来保护芯片。注入以优异散热性而驰名的环氧密封剂来填充芯片之间的舛误并将其封装。然后通过加热和加压使组件硬化，从而完成 HBM。

SK海力士将这一流程描写为“像在烤箱中烘烤一样均匀地施加热量，并一次粘合总计芯片，使其寂静且高效。

在最近的一篇博客中SK hynix高管默示，为稳当AI期间的需求，SK海力士专注于开发‘秀美性存储居品’以餍足客户对于性能、功能、尺寸、形状、功效等方面的各异化需求。为了竣事这已酌量，公司正在鼓吹TSV和MR-MUF的时期发展，这些时期在HBM性能中施展着要津作用。

值得一提的是，天然MR-MUF被芜俚使用，咱们不得不承认，MR-MUF 领有容易翘曲、导致晶圆结尾周折、缺乏称心（即保护材料在某些区域辞别不均匀）也会对 MR-MUF 的可靠性产生负面影响等污点。但SK hynix默示，与HBM开发初期比较，他们到手地减少了翘曲称心，当今咱们正在开发克服这一问题的时期。下一步，抉择集合焦在减少赋闲。

SK hynix高管强调，公司旨在竣事‘非常HBM的封装时期’任务。如他所说，短期内，咱们的主要酌量是扩大在韩国国内的产能，以叮嘱HBM市集的需求，同期咱们也要充分期骗全球各地的坐褥基地，竣事收益最大化。从永久来看，正如现时行为HBM中枢工艺的MR-MUF时期一样，确保开发革命的先进封装时期是咱们的酌量。

此外，SK hynix还悉力于芯粒（Chiplet）及搀和键合（Hybrid bonding）等下一代先进封装时期的开发，以搭救半导体存储器和逻辑芯片之间的异构集成，同期促进新式半导体的发展。当中，Hybrid bonding亦然被看作是HBM封装的又一个新遴选。但凭证之前的酌量不一样，SK海力士诡计不才一代的HBM 4中抓续接收顶端封装时期MR-MUF。行为替代决策而出现的搀和键合时期权衡由于 HBM 圭表的放宽而耐心引入。

在日前的一场时期大会上，SK hynix共享谈，下一代封装时期正朝着存储器、逻辑和要领器和会的办法发展，比如2.5D，SK海力士也在使用这些时期使 HBM 愈加谨慎。

在谈到HBM改日的时间，SK Hynix合计，市集将更倾向于专科化(Specialized)和定制化(Customized)居品，以餍足客户需求。他强调，对于新一代HBM，非凡的性能是基本条目，同期，还须具备餍足不同客户的特定需求、非常传统存储器性能的上风。

此外，SK 海力士公司早前还与台积电 (TSMC) 签署包涵备忘录 (MoU)，互助开发下一代 HBM，并通过先进封装时期增强逻辑和 HBM 集成。

该公司酌量通过这一举措络续开发 HBM4，即 HBM 系列第六代居品，权衡将于 2026 年运转量产。

SK海力士默示，AI存储鸿沟的全球调换者与台积电的互助将带来HBM时期的更多革命。这次互助还有望通过居品联想、代工场和内存提供商之间的三边互助竣事内存性能的冲破。

两家公司将当先专注于栽植装配在 HBM 封装最底部的基础芯片的性能。HBM 的制作方法是将中枢 DRAM 芯片堆叠在接收 TSV（硅通孔）时期的基础芯片之上，并使用 TSV 将 DRAM 堆栈中的固定数目的层垂直一语气到具有 TSV 的中枢芯片，造成 HBM 封装。位于底部的基础芯片一语气到要领 HBM 的 GPU。

SK海力士已使用私巧合期制造高达HBM3E的基础芯片，但酌量在HBM4基础芯片上接收台积电的先进逻辑工艺，以便不错将附加功能封装到有限的空间中。这也有助于 SK 海力士坐褥定制 HBM，餍足客户对性能和功效的芜俚需求。

SK海力士和台积电还原意互助优化SK海力士的HBM和台积电的CoWoS（基板上晶圆芯片）时期的集成，同期互助反应常见客户与HBM连系的要求。

SK 海力士总裁兼 AI 基础门径崇敬东谈主Justin Kim默示：“咱们但愿与台积电竖立强有劲的互助伙伴干系，以匡助加速咱们与客户的通达互助，并开发业界性能最好的 HBM4。” “通过这次互助，咱们将通过增强定制内存平台鸿沟的竞争力，进一步巩固咱们行为合座东谈主工智能内存提供商的市集调换地位。”

“多年来，台积电和 SK 海力士已经竖立了牢固的互助伙伴干系。咱们心有灵犀一丝通，整合起始进的逻辑和起始进的 HBM，提供全国跨越的东谈主工智能处罚决策 。”台积电的Kevin Zhang默示。“瞻望下一代 HBM4，咱们确信咱们将络续密切互助，提供最好集成处罚决策，为咱们的共同客户开启新的东谈主工智能革命。”

三星研究搀和键合

和SK Hynix不一样，在HBM封装上，三星接收的TC-NCF（thermal compression with non-conductive film），也就瑕瑜导电薄膜热压缩。

从时期上看，这是一种与MR-MUF略有不同的时期。在每次堆叠芯霎时，都会在各层之间舍弃一层不导电的粘合膜。该薄膜是一种团员物材料，用于使芯片相互绝缘并保护一语气点免受撞击。跟着发展，三星迟缓减少了 NCF 材料的厚度，将 12 层第五代 HBM3E 的厚度降至 7 微米 (μm)。该公司默示：“这种方法的优点是不错最约略领地减少跟着层数增多和芯片厚度减小而可能发生的翘曲，使其更妥贴构建更高的堆栈。”

据三星先容，TC NCF方法在堆叠更高层方面的上风。但对于这时期而言，优化热量和压力是其到手的要津。因此据报谈，三星早前正在与开辟制造商进行盘考，以进一步栽植其标新。面临SK海力士的竞争，三星电子在全公司范围内连协力量，在2月通知了“Advanced TC-NCF”时期。该时期不错减少 TC-NCF 工艺中必要薄膜的厚度，从而在保抓 HBM 高度的同期增多半导体层数。

此外，有音讯默示，三星的TC NCF良率不如SK hynix，是以三星电子研究将MUF材料引入穿硅电极（TSV）工艺中。报谈指出，三星还从日本购买了硬化（成型）开辟，不错使这种MUF变得坚韧。补充证明一下，SK海力士在第二代HBM之前也使用NCF ，但从第三代（HBM2E）运转改用MUF（终点是MR-MUF）。分析东谈主士更是合计MUF是SK海力士好像在HBM市集脱颖而出的原因，这亦然为何有音讯指出三星也在寻求开发和引入这项时期。一位熟悉三星情况的半导体行业高管默示，“据我了解，三星正在研究的 MUF 材料与 SK 海力士的时期并不都备雷同”。

而后，三星对此辟谣并强调公司将络续在TC NCF上发力。在日前的一篇博客中，三星更是共享了他们对改日的主见。

在被问到公司现时HBM为何能如斯出类拔萃期，三星强调，公司在AdvancedTC NCF上的见识功不成没。三星方面接着说，HBM 接收 DRAM 芯片的垂直堆叠（举例 8H 和 12H）来栽植容量和带宽。然而，不同代的 HBM 都遵守预定的合座厚度。在这种截止下，跟着附加层的堆叠，崇敬数据存储的中枢裸片不成幸免地会变得更薄，这可能会给拼装带来挑战，导致芯片翘曲或离散，以及热阻增多。

在三星看来，HBM 的热阻主要受芯片间距的影响，而三星领有先进的高密度堆叠芯片要领时期，减少芯片之间NCF材料的厚度，并期骗热压缩时期使芯片愈加精良。这种革命方法竣事了业界最小的 7 微米 (um) 芯片间距。此外，在芯片键合流程中，三星政策性地联想了需要信号传输的小凸块和散热至关要害的大凸块。这种优化增强了散热和产量。此外，应用工艺时期在有限的封装尺寸内最小化单个 DRAM 芯片的尺寸，确保了非凡的量产能力和可靠性，从而提供了赫然的竞争上风。

三星同期谈到，业界越来越意志到，处理器和内存公司各自优化其居品的零丁努力不及以开释 AGI 期间所需的革命。因此，“定制 HBM”成为潮水，这也代表了竣事处理器和内存之间协同优化以加速这一趋势的第一步。为此，三星期骗其在内存、代工、系统LSI和先进封装方面的详细能力。此外，三星还为下一代 HBM 竖立了成心的团队，期骗公司无与伦比的能力，咱们悉力于在塑造改日方面作念出紧要改换。

在谈到改日的贪图时，三星默示，HBM 市集仍处于早期阶段，权衡将速即发生变化，公司的政策是通过预测市集发展并提前主动贪图和开发必要的居品来保抓跨越地位。跟着 HBM 市集的闇练，三星权衡三个紧要变化将重塑该行业：

当先，“细分”。在 HBM 的早期，硬件需要具有多功能性。然而，跟着干事围绕杀手级应用束缚发展，硬件基础门径将不成幸免地针对每个特定干事进行优化。为了叮嘱这一趋势，三星将提供一系列封装选项（8H、12H 和 16H）和基础芯片变体，同期圭表化中枢芯片。

其次，处理器和内存之间的协同优化将需要更高进度的定制。为了叮嘱这一挑战，三星将期骗创建平台来最约略领地期骗 HBM 处罚决策中的通用联想元素，并竖立一个高效的系统，通过扩大咱们的生态系统互助伙伴干系来餍足定制肯求。

第三，为了克服“电源墙”，处理器和内存之间的距离将变得更近。第一个革命在 HBM4 中很赫然，它在其基础芯片中接收了逻辑处理时期。第二项革命是跟着现时 2.5D 到 3D HBM 架构的转动而发生的，而第三项革命触及集成 DRAM 单位和逻辑，这是联想 HBM-PIM 的方法。在积极贪图和准备引颈市集的同期，三星已运转与客户和互助伙伴进行盘考，以将这些革命变为践诺。

三星强调，跟着 HBM 行为生成式 AI 最优化内存处罚决策的地位变得不成否定，很多客户和数据中心正在速即接收它。然而，确保东谈主工智能干事不隔断至关要害。，即使是一个有弱势的芯片也可能产生苦楚性的影响。因此，确保 HBM 质地的联想和测试时期大势所趋。此外，开发好像进一步缩小功耗并栽植系统能效的 HBM 联想结构也至关要害。

为此，三星酌量通过针对高温环境优化的NCF拼装时期和顶端工艺时期，将16H时期融入下一代HBM4中。据三星的贪图，HBM 4将在2025年坐褥样品。

不外，三星副总裁 Kim Dae-woo 早前在韩国一个会议上默示，三星正在研究在HBM 4中使用搀和键合或NCF，，并于2026年运转量产。搀和键合更具上风，因为它们不错紧凑地添加更多堆叠，而无需使用填充凸块进行一语气的硅通孔 (TSV)。使用雷同的时期，HBM 上的中枢芯片 DRAM 也不错变得更厚。

Kim 还默示，在最多 8 个堆叠时，MR-MUF的坐褥着力比 TC-NCF 更高，但一朝堆叠达到 12 个或以上，后者将具有更多上风。该副总裁还指出，当 HBM4 推出时，定制肯求权衡会增多。他补充说，缓冲芯片将变为逻辑芯片，因此芯片不错来自三星或台积电。

有报谈还指出，英伟达还将接收三星的时期，作念HBM的封装，这对于这家韩国巨头来说，是另一个好音讯。

台积电的最新封装时期助阵

在北好意思时期研讨会上，该公司推出了下一代晶圆系统平台——CoW-SoW——该平台将竣事与晶圆级联想的 3D 集成。该时期竖立在台积电 2020 年推出的 InFO_SoW 晶圆级系统集成时期的基础上，该时期使其好像构建晶圆级逻辑处理器。到当今为止，唯独特斯拉在其 Dojo 超等忖度机中接收了这项时期，台积电默示该忖度机现已插足坐褥。

在行将推出的 CoW-SoW 平台中，台积电将在其晶圆系统平台中并吞两种封装方法——InFO_SoW 和集成芯片系统 (SoIC)。通过使用晶圆上芯片 (CoW) 时期，该方法将好像将存储器或逻辑径直堆叠在晶圆上系统之上。新的CoW_SoW时期权衡将在2027年竣事大限制坐褥，但实质居品何时上市还有待不雅察。

据了解，台积电的CoW-SoW专注于将晶圆级处理器与HBM4内存集成。这些下一代内存堆栈将接收 2048 位接口，这使得将 HBM4 径直集成在逻辑芯片顶部成为可能。同期，在晶圆级处理器上堆叠特别的逻辑以优化本钱也可能是有真义的。

“因此，在改日，使用晶圆级集成[将允许]咱们的客户将更多的逻辑和存储器集成在一谈，”台积电业务开发副总裁Kevin Zhang说。“SoW 不再是假造的；咱们已经与客户互助坐褥一些已经到位的居品。咱们合计，通逾期骗咱们先进的晶圆级集成时期，咱们不错为客户提供格外要害的居品使他们好像络续增强能力，为他们的东谈主工智能集群或[超等忖度机]引入更多忖度、更节能的忖度。”

一般而言，晶圆级处理器（即 Cerebras 的 WSE），终点是基于 InFO_SoW 的处理器，可提供赫然的性能和着力上风，包括高带宽和低延长的中枢到中枢通讯、低功率传输收罗阻抗以及高动力着力。行为特别的刚正，此类处理器还具有“特别”中枢体式的特别冗余。

然而，InFO_SoW时期有一定的局限性。举例，使用这种方法制造的晶圆级处理器都备依赖于片上存储器，这可能无法餍足改日东谈主工智能的需求（但当今来说很好）。CoW-SoW 将处罚这个问题，因为它将允许将 HBM4 舍弃在此类晶圆上。此外，InFO_SoW晶圆接收单节点加工，该节点不搭救3D堆叠，而CoW-SoW居品将搭救3D堆叠。

https://news.skhynix.com.cn/top-team-insights-motto-of-package-and-technology-head-woojin-choi/

https://semiconductor.samsung.com/news-events/tech-blog/the-perfect-harmony-created-by-samsung-hbm-powering-the-ai-era/

https://www.tomshardware.com/tech-industry/tsmc-to-go-3d-with-wafer-sized-processors-cow-sow-system-on-wafer-technology-allows-3d-stacking-for-the-worlds-largest-chips

https://www.eetasia.com/sk-hynix-and-tsmc-ink-mou-on-hbm-technology/

点这里加温存，锁定更多原创内容

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或搭救，如若有任何异议，接待连系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3748期内容，接待温存。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦j9九游会